11 月 20 日消息，據(jù) Joongang.co.kr 報道，SK 海力士已經(jīng)開端招聘邏輯半導體（如 CPU 和 GPU）設(shè)計人員，希望將 HBM4 通過 3D 堆疊的方法直接集成在芯片上。

據(jù)報道，SK 海力士正在與幾家半導體公司討論其 HBM4 集成設(shè)計方式，包含 Nvidia。

外媒覺得，Nvidia 和 SK 海力士很可能會共同設(shè)計這種集成芯片，并借助臺積電進行代工，然后通過臺積電的晶圓鍵合技術(shù)將 SK 海力士的 HBM4 芯片堆疊到邏輯芯片上。而為了實現(xiàn)內(nèi)存芯片和邏輯芯片的一體協(xié)同，結(jié)合設(shè)計是不可避免的。

如果 SK 海力士能夠勝利，這可能會在很大水平上轉(zhuǎn)變行業(yè)的運作方法，因為這不僅會轉(zhuǎn)變邏輯和存儲新芯片的互連方法，還會轉(zhuǎn)變它們的制作方法。

現(xiàn)階段，HBM 堆疊重要是放置在 CPU 或 GPU 旁邊的中介層上，并應(yīng)用 1024bit 接口銜接到邏輯芯片。SK 海力士的目標是將 HBM4 直接堆疊在邏輯芯片上，完整打消中介層。

在某種水平上來講，這種方式有些相似于 AMD 的 3D V-Cache 堆疊，它就是直接將 L3 SRAM緩存封裝在 CPU 芯片上，而如果是 HBM 的話則可以實現(xiàn)更高的容量且更廉價（ 注：HBM 顯然也會比緩存速度更慢）。

目前困擾業(yè)界的重要因素之一在于 HBM4 須要采取 2048bit 接口，因此 HBM4 的中介層非常龐雜且成本昂揚。因此，如果能夠?qū)?nèi)存和邏輯芯片堆疊到一起，這對于經(jīng)濟效益來說是可行的，但這同時又提出了另一個問題：散熱。

現(xiàn)代邏輯芯片，如 Nvidia H100，由于配備了宏大的 HBM3內(nèi)存，在帶來宏大 VRAM 帶寬的同時也發(fā)生了數(shù)百瓦的熱能。因此，要想為邏輯和內(nèi)存封裝聚攏體進行散熱可能須要非常龐雜的方式，甚至要斟酌液冷和 / 或浸沒式散熱。

韓國科學技術(shù)院電氣與電子工程系的教授 Kim Jung-ho 表現(xiàn)，“如果散熱問題在兩到三代之后解決，那么 HBM 和 GPU 將能夠像一體一樣運作，而無需中介層” 。

一位業(yè)內(nèi)人士告知 Joongang，“在未來 10 年內(nèi)，半導體的 ' 游戲規(guī)矩 ' 可能會產(chǎn)生變化，存儲器和邏輯半導體之間的區(qū)別可能變得微不足道”。